实现网
黄小杰OL

昵称登录后显示

800/8小时
4年工作经验

海扶
高级FPGA工程师

0

被预约次数

0

被收藏次数

0

被评价次数

擅长技能

• 熟练掌握DDS、CORDIC、IIR滤波、FIR滤波等算法在FPGA中的实现
• 熟练掌握Xilinx 7系列、zynq系列器件特性,了解其他主流FPGA特点
• 掌握PPC/DSP+FPGA架构,熟悉Localbus、EMIF等总线通信协议
• 熟悉ZYNQ架构开发流程,熟悉AXI接口协议
• 掌握Xilinx DDR控制器、PCIE、SRIO、JESD204B等IP的使用,熟悉GTP/GTX特性
• 熟悉常用低速接口(串口、SPI、CAN等)协议
• 掌握ISE、Vivado 、Quartus ii、Modelsim等软件的使用
• 熟练掌握matlab程序设计、simulink仿真及matlab内简易app的开发

项目经验

2019.7-2019.10 数据记录模块
项目概述:
数据记录模块是机载数据存储管理系统的一部分,负责实时采集并存储前端模块上
传的各种类型数据并能够事后卸载。
数据记录模块采用ZYNQ+PCIE交换机+SSD架构,其中ZYNQ采用XC7Z0745-2FFG900I。
前端模块通过Aurora接口向数据记录模块传输视频、声音等数据,同时通过SPI、RS422
等接口上传传感器信息。数据记录模块将所有数据通过AXI-HP接口存储到PS端DDR中,
然后由PS端将数据打上标签并存入SSD。数据记录模块中ZYNQ PL端主要实现以下功能:
a) 2 路 2X 5G Aurora 接口,用于接收前端模块上传的影音数据;
b) 1 路 8X 5G PCIE 接口到 PCIE 交换机负责 SSD 数据存取;
c) 2 路千兆以太网口,用于存储数据卸载;
d) 1 路 MSPI、4 路串口负责传感器数据采集;
e) 内部 HP、GP 接口与 PS 端进行数据交互;
f) 2G DDR3 负责卸载数据缓存。
项目职责:
1. 协助硬件同事进行原理图设计中 FPGA 管脚约束验证;
2. 完成 PL 端 Aurora、PCIE、DDR 等接口例化及功能仿真;
3. 完成 DDR 仲裁模块代码编写及仿真工作;
4. 协助其他同事一起完成 PL 端程序调试工作;
5. 相关归档文档编写工作。

2021.6-2021.9 接收解调系统 项目组人数:9人
项目概述:
接收解调系统是多目标相控阵遥测地面站的分系统,其主要功能是接收DBF模块以
及过顶采集模块输出的数据,进行基带解调、TPC同步译码、信噪比分析、PCM生成、数
据配时形成固定格式的遥测数据。
接收解调系统采用Intel公司Arria 10系列FPGA 10AX066H3F35I2SG作为主处理器
件。FPGA主要实现以下功能:
a) 通过 GXB 接口接收 DBF 模块及过顶采集模块原始数据;
b) 实现 PCM-FM、PCM-BPSK、PCM-SOQPSK 体制遥测信号解调;
c) 实现卷积码、RS 码、TPC 码、LDPC 码解码功能;
d) 实现内部信号源,能够完成所有体制及编码方式的自测试;
e) 实现外部 IRIG-B(DC)码时间同步、 IEEE-1588 v2 网络协议时间同步、内时
统;
实现通过千兆网输出解调遥测数据,并通过SNMP协议接受系统监控的功能。
项目职责:
1. 根据用户提供数据协议,完成 FPGA 软件中 GXB 接口模块编写及仿真工作;
2. 负责 FPGA 软件中 UDP 协议及以太网接口代码编码及仿真工作;
3. 负责 FPGA 软件中 PCM-FM、PCM-BPSK 体制解调模块的编写及仿真工作;
4. 负责基于 FPGA 实现 LDPC 码编码及解码算法并进行仿真;
5. 负责 FPGA 软件中 RS 码及卷积码编解码模块移植及仿真工作;
6. 协助负责工程整合的同事完成系统调试工作。

0条评论 雇主评价

暂无评论~

可兼职时间

周六全天
周日全天
工作日下班后
周六半天
周日半天

可兼职地点

重庆

被预约

0

被收藏

0

被评价

0

立即预约

可兼职时间

周六全天
周日全天
工作日下班后
周六半天
周日半天

可兼职地点

重庆